表層差分阻抗4ohm是什么鬼?

來源:一博科技 時間:2020-3-2 類別:微信自媒體

公眾號 | 高速先生
作者 | 劉麗娟 (一博科技高速先生團隊隊員)

自從有了67G的矢網,需要測試的板子不知怎的就突然多起來了呢。今天給大家分享一個我們前段時間遇到的測試案例。

芯片之間有一組高速信號,走線的設計阻抗是100ohm,給到加工的要求是100ohm+/-10%,但由于是打樣階段,對芯片不太放心,客戶希望我們能夠幫他們挑幾片阻抗盡可能的好的板子,先貼兩片看看測試情況如何,再決定是否往下繼續貼片,畢竟芯片挺貴的。

(我們SI人力也很貴的,好不啦……大家輕易就不要玩這種操作了,會測得老眼昏花、目光呆滯)

 
這組高速信號一共4對線,先測了三對線,測試結果顯示前面三對線阻抗控制得都還不錯,trace的差分阻抗在102~104ohm之間。測到最后一對線時,差分阻抗突然掉到4ohm了,這是什么情況?咦~~~有好玩的?。ㄗ鳛镾I工程師,千篇一律的好見得多了,反而喜歡偶爾來點不一樣的壞,不然生活真的好無趣吶~)
客戶沒有給我們brd文件,不過好在走的是表層微帶線,我們這雙快瞎掉的眼睛勉強還夠用。我們從芯片的pad開始,從頭到尾把這對線仔細觀察了一番,發現有個地方長得跟別人不一樣,明顯不平整,有異常凸起的感覺。
回到前面的測試圖,從阻抗的測試結果看是短路的癥狀,但到底是誰跟誰短路了呢?這個時候都不需要用什么儀器,用最簡單的方法進行排查——萬用表。我們把差分線中的一根線(假設是P)和GND點了一下:開路;另一根線(N)和GND點一下:開路;P和N點一下:萬用表開始尖叫——P和N短路了!
 
這對差分線中的P和N短路了,我們再看看短路是不是就發生在外觀異常處。我們從時間上推算,阻抗跌落到4ohm的位置出現在測試點往后大概250ps的位置,就是4cm左右的位置,剛好就在外觀異常處。

這說明表層的線起皮了,沒有牢牢粘在PP上,差分對里的P跑去跟旁邊N那根線來了一下親密接觸,就這么一下下,這塊板就徹底作死了。


上一篇:揭秘!百兆赫茲的電源去耦如何hold住Gbps的高速信號下一篇:玻纖效應到底能不能通過仿真來量化

文章標簽

案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


線路板生產

熱門文章

典型案例


北京快3夜间开奖结果查