為什么PCB上的單端阻抗控制50歐姆

來源:一博自媒體 時間:2016-1-20 類別:微信自媒體

 作者:周偉  一博科技高速先生團隊隊員   阻抗序列文章

 

很多剛接觸阻抗的人都會有這個疑問,為什么常見的板內單端走線都是默認要求按照50歐姆來管控而不是40歐姆或者60歐姆?這是一個看似簡單但又不好回答的問題。在寫這篇文章前我們也查找了很多資料,其中最有知名度的是Howard Johnson, PhD關于此問題的答復,原文可以詳見如下鏈接:http://www.8572655.buzz/cn/TechnicalArticle/Show.aspx?id=815,相信很多人都有看過。


為什么說不好回答呢?信號完整性問題本身就是一個權衡取舍的問題,所以在業內最著名的一句話也就是:"It depends……" 這就是沒有標準答案,仁者見仁智者見智的一個問題。今天高速先生也就這個問題綜合各種答復來簡單總結下,在此也是拋磚引玉,希望更多的人可以從各自的角度出發總結出更多相關的因素。


首先,50歐姆是有一定歷史淵源的,這得從標準線纜說起。我們都知道近代電子技術很大一部分是來源于軍隊,慢慢的軍用轉為民用,在微波應用的初期,二次世界大戰期間,阻抗的選擇完全依賴于使用的需要。隨著技術的進步,需要給出阻抗標準,以便在經濟性和方便性上取得平衡。在美國,最多使用的導管是由現有的標尺竿和水管連接成的,51.5歐姆十分常見,但看到和用到的適配器/轉換器又是50歐姆到51.5歐姆;為聯合陸軍和海軍解決這些問題,一個名為JAN的組織成立了,就是后來的DESC,由MIL特別發展的,綜合考慮后最終選擇了50歐姆,并且特別的導管被制造出來,并由此轉化為各種線纜的標準。此時歐洲標準是60歐姆,不久以后,在象Hewlett-Packard這樣在業界占統治地位的公司的影響下,歐洲人也被迫改變了,所以50歐姆最終成為業界的一個標準沿襲下來,也就變成約定俗成了,而和各種線纜連接的PCB,為了阻抗的匹配,最終也是按照50歐姆阻抗標準來要求了。


其次,從線路板制作可實現的角度出發,50歐姆實現起來比較方便。從前面阻抗計算公式可知,過低的阻抗需要較寬的線寬以及薄介質(或較大的介電常數),這對于目前高密板來說空間上比較難滿足;過高的阻抗又需要較細的線寬及較厚的介質(或較小的介電常數),不利于EMI及串擾的抑制,同時對于多層板及從量產的角度來講加工的可靠性會比較差;而50歐姆在常用材料的環境下普通的線寬和介質厚度(4~6mil)即符合設計要求(如下圖一阻抗計算),又方便加工,慢慢的成為默認選擇也就不足為奇了。
 

第三,從損耗的角度出發,根據基本的物理學可以證明50歐姆阻抗趨膚效應損耗最?。ㄕ訦oward Johnson, PhD的回復)。通常電纜的趨膚效應損耗L(以分貝做單位)和總的趨膚效應電阻R(單位長度)除以特性阻抗Z0成正比??偟内吥w效應電阻R是屏蔽層和中間導體電阻之和。屏蔽層的趨膚效應電阻在高頻時,和它的直徑d2成反比。同軸電纜內部導體的趨膚效應電阻在高頻時,和他的直徑d1成反比??偣驳拇撾娮鑂,因此和(1/d2+1/d1)成正比。綜合這些因素,給定d2和相應的隔離材料的介電常數Er,可以用以下公式來使得趨膚效應損耗最小。

在任何關于電磁場和微波的基礎書中,都可以找到Z0是d2,d1和Er的函數。


把公式2代入公式1中,分子分母同時乘以d2,整理得到           


從公式3分離出常數項( /60)*(1/d2),有效的項((1+d2/d1)/ln(d2/d1))來確定最小值點。仔細查看公式3的最小值點僅由d2/d1控制,和Er以及固定值d2無關。以d2/d1為參數,為L做圖,顯示d2/d1=3.5911時,取得最小值。假定固態聚乙烯的介電常數為2.25,d2/d1=3.5911 得出特性阻抗為51.1歐姆。很久之前,無線電工程師為了方便使用,把這個值近似為50歐姆作為同軸電纜最優值。這證明了在50歐姆附近,L是最小的。

最后,從電氣性能的角度看,50歐姆的優勢也是綜合考慮之后的折中。單純從PCB走線的性能來說,阻抗低比較好,對一個給定線寬的傳輸線,和平面距離越近,相應的EMI會減小,串擾也會因此減小,同時也不易受容性負載影響。但從全路徑的角度看,還需要考慮最關鍵的一個因素,那就是芯片的驅動能力,早期大多數芯片驅動不了阻抗小于50歐姆的傳輸線,而更高阻抗的傳輸線由于實現起來不便,所以折中采用了50歐姆阻抗。


綜上所述:50歐姆作為業界的默認值有其先天的優勢,同時也是綜合考慮后的折中方案,但并不是說就一定要用50歐姆阻抗了,很多時候還是取決于與之匹配的接口,如75歐姆仍然是遠程通訊的標準,一些線纜和天線都是使用的75歐姆,此時就需要與之匹配的PCB線路阻抗。另外還有一些特殊的芯片通過改善芯片驅動能力,來降低傳輸線的阻抗,以此得到更好的抑制EMI和串擾的效果,如Intel的多數芯片要求阻抗控制在37歐姆、42歐姆甚至更低,在此不再贅述。

接下來,我們將跟大家分享:
如何計算阻抗?
如何測量阻抗?
阻抗、反射、端接的關系
驅動器的輸出阻抗測量方法


串行總線文章

高速串行簡史(四):開掛的自同步方式就是掃地高僧,你怎么看
高速串行簡史(三):并行通信之源同步方式
并行與串行的區別及并行通信的系統同步方式
高速串行簡史(一):信號、接口、協議及總線
串行總線---差分互連之模態轉換
串行總線---差分互連(差分線)之共模、奇模、偶模
串行總線--差分線(差分互連)基本原理及優缺點

上一篇:論層疊設計的重要性下一篇:阻抗偏高到60~65歐姆有什么危害(下)

文章標簽

案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


線路板生產

熱門文章

典型案例


北京快3夜间开奖结果查 浙江体彩十一选五 赛车手机app下载 江西11选5精准计划 陕西休彩11选5开奖查询 青海十一选五今天开 吉利三分彩开奖号码 2019重庆幸运农场官网 青海11选五任选走势图 江西体彩十一选五 一分彩计划人工计划